Recent #RISC-V news in the semiconductor industry
05/27/2025, 01:00 PM UTC
晶心科技：从嵌入式控制到AI及更远领域，驱动全谱计算Andes Technology: Powering the Full Spectrum – from Embedded Control to AI and Beyond
➀ 晶心科技提供完整的RISC-V处理器解决方案，涵盖嵌入式控制、AI/ML加速和高性能计算，产品线包括超低功耗D23内核至支持Linux的多核AX60；
➁ AndesAIRE平台通过自动化指令扩展和RISC-V矢量扩展实现定制化AI推理引擎，已应用于Meta推荐系统和EdgeQ的5G基站芯片；
➂ 符合ISO 26262 ASIL-D标准的车规级处理器及与Cornami合作的全同态加密方案，凸显其在汽车和网络安全领域的跨界应用，巩固其30%的RISC-V市场份额。
05/26/2025, 01:00 PM UTC
从All-in-One IP到Cervell™：Semidynamics如何以RISC-V重塑AI计算架构From All-in-One IP to Cervell™: How Semidynamics Reimagined AI Compute with RISC-V
➀ Semidynamics推出的Cervell™将CPU、矢量单元和张量引擎集成于单一RISC-V架构NPU，消除外部CPU依赖与性能瓶颈；
➁ 通过共享内存模型和RISC-V开放指令集，该架构支持从边缘IoT设备到数据中心（最高256 TOPS算力）的弹性扩展；
➂ Cervell突破传统NPU限制，以可编程性、任务内聚执行和简化的软件栈重构AI开发范式。
05/13/2025, 01:00 PM UTC
利用通用缺陷枚举（CWE）增强RISC-V CPU安全性Leveraging Common Weakness Enumeration (CWEs) for Enhanced RISC-V CPU Security
➀ RISC-V因开放架构特性存在硬件安全风险，芯片部署后难以修补，需在早期设计中强化安全验证；
➁ MITRE CWE数据库新增108种硬件缺陷分类，特别针对瞬态执行漏洞（CWE-1420系列）提供结构化防护方案；
➂ Cycuity公司Radix工具通过追踪安全资产流动，模拟攻击路径，支持跨架构的芯片设计安全检测与标准符合性验证。
05/08/2025, 02:00 PM UTC
RISC-V虚拟化与内存管理单元（MMU）的复杂性RISC-V Virtualization and the Complexity of MMUs
➀ RISC-V正从微控制器扩展到应用处理器和服务器领域，需通过MMU标准实现虚拟化支持；
➁ RISC-V MMU标准因新近定稿、指令集扩展和通用化设计而复杂化，对验证团队构成挑战；
➂ Breker的SystemVIP工具通过预置测试框架应对MMU验证难题，尽管仍需持续完善和标准合规性讨论。
04/30/2025, 05:20 AM UTC
Codasip平台加速CHERI技术应用Codasip platform accelerates CHERI adoption
➀ Codasip推出Codasip Prime平台，集成CHERI技术，提升基于RISC-V架构的存储器安全与系统安全性；
➁ 该平台包含FPGA硬件、软件开发套件及CHERI专用IP，支持安全软件开发并满足欧盟《网络弹性法案》等法规要求；
➂ CHERI技术可防范87%的存储器相关网络攻击，无需重写代码即可实现低成本防护，Codasip正与CHERI联盟合作推动RISC-V扩展标准化。
04/28/2025, 01:32 PM UTC
ARM庆祝40年：自首款ARM1处理器问世以来已出货超2500亿颗芯片Over 250 billion Arm chips have shipped since the first ARM1 processor launched 40 years ago
➀ ARM芯片40年累计出货超2500亿颗，覆盖从手持设备到数据中心的全场景；
➁ ARM1以3μm工艺/6000逻辑门的精简设计开创能效新纪元，如今已进化至3nm/超1亿逻辑门；
➂ 尽管在移动端保持主导并向AI/服务器扩张，ARM仍需警惕RISC-V开源架构与中国芯势力的双重挑战。
04/25/2025, 01:00 PM UTC
经济高效且可扩展：RISC-V开发的更智能选择Cost-Effective and Scalable: A Smarter Choice for RISC-V Development
➀ RISC-V的模块化指令集架构（ISA）支持多样化应用场景，其开源生态持续扩展；
➁ S2C Prodigy S7-9P原型系统通过FPGA平台提供14M ASIC门容量，集成MIPI/HDMI多媒体接口与100G QSFP28网络，助力中低复杂度RISC-V设计；
➂ 限时优惠：S7-9P开发套件降价25%，附赠价值5000美元的Vivado授权，降低开发门槛。
04/18/2025, 01:00 PM UTC
硅谷RISC-V大会概览：Andes技术引领创新Andes RISC-V CON in Silicon Valley Overview
➀ 硅谷RISC-V大会吸引了众多参与者，并展示了来自顶级公司的深入、国际化的内容。
➁ 大会邀请了来自英伟达和安世科技的知名人士讨论RISC-V的应用。
➂ 大会设有两个主要轨道：主会议轨道和开发者轨道，后者包括实战培训。
04/04/2025, 05:10 AM UTC
中国研究人员在蓝宝石基板上构建32位RISC-V处理器2D 32-bit RISC-V processor
中国研究人员利用二硫化钼（MoS2）在蓝宝石基板上构建了32位RISC-V处理器。该处理器名为RV32-WUJI，拥有6000个晶体管，以千赫兹的速度运行，能够执行完整的RISC-V 32位指令集。研究人员利用机器学习优化了晶体管的布线和材料。整体良率超过99.9%，芯片级良率达到99.8%。
