在最近的台积电OIP生态系统论坛上，Alchip与Synopsys的IP和EDA合作伙伴展示了题为《使用台积电SoIC高效3D芯片堆叠》的重要演讲，为未来的创新奠定了基础。

Alchip的CTO Erez Shaizaf介绍了Alchip如何与Synopsys和台积电合作，在电气、电力、热和机械设计领域克服了3D IC设计的几个重大挑战。

Alchip提出了一种3D架构，其中包含高端节点（如高频CPU）的顶层芯片和老旧节点（如内存子系统）的底层芯片。Alchip Micro 3D liteIO PHY接口将这两层连接起来。精细间距混合键合和精细间距通孔形成了顶层和底层芯片之间的高带宽互连和高效电源传输。

Synopsys的Abhijeet Chakraborty随后上台，介绍了Synopsys 3DIC Compiler如何提供一个统一的探索到签核平台。

Erez Shaizaf解释说，到目前为止，大多数多芯片设计由活动器件（如AI加速器和一些HBM内存堆叠）组成，这些器件由晶圆间提供，如电容和互连。在OIP上展示的工作打开了在堆叠中集成来自不同技术节点的多个活动器件的可能性。