在近期一场题为《与英特尔共同实现多芯片设计》的网络研讨会中，新思科技与英特尔深入探讨了多芯片时代的挑战与机遇。新思科技高级产品总监Amlendu Choubey展示了人工智能对半导体市场规模的巨大推动，并预测未来数据中心所有AI芯片将采用多芯片架构。他重点介绍了新思科技3DIC Compiler平台，该平台支持从架构探索到签核的全流程设计，旨在实现『一体化高效创建、实施、优化与收敛』。

英特尔首席工程师Vivek Rajan分享了多芯片系统设计的实践洞察。他提出，EDA工具能力是异质集成系统的核心使能技术，并通过『核心折叠』（Core Folding）——一种3D芯片布局优化方法，展示了英特尔与新思科技的联合创新成果。双方合作聚焦于3D IC规划流程自动化、芯片间互连IP管理以及早期设计原型验证，目前已完成3DIC构造与组装的工具开发，下一步将推进核心折叠技术的全面自动化。

值得注意的是，研讨会强调『早期设计原型』对决策的重要性。例如，通过Synopsys 3DIC Compiler的时序/功耗/热分析功能，设计团队可在架构阶段验证芯片堆叠方案，避免后期迭代成本。英特尔还透露，其3D封装技术已实现每平方毫米超过10,000个TSV（硅通孔）的密度，为HBM等高性能应用提供支撑。

该研讨会揭示了半导体行业向chiplet模式转型的技术路径。随着摩尔定律放缓，EDA工具厂商与晶圆厂的深度协同正成为突破算力瓶颈的关键，标志着集成电路设计进入『软件定义封装』的新纪元。