Synopsys推出3DIO IP解决方案和3DIC工具，助力多芯片集成技术发展
12/10/2024, 02:00 PM UTC
Synopsys推出3DIO IP解决方案和3DIC工具，推动多芯片集成Synopsys Brings Multi-Die Integration Closer with its 3DIO IP Solution and 3DIC Tools
➀ Synopsys通过其3DIO IP解决方案和3DIC工具解决多芯片集成挑战；➁ 3DIO IP解决方案包括兼容Synopsys标准单元库的合成友好Tx/Rx单元和高速数据率解决方案；➂ Synopsys的工具能够加快时序收敛并降低多芯片设计中的位错误率。➀ Synopsys addresses the challenges of multi-die integration with its 3DIO IP Solution and 3DIC tools; ➁ The 3DIO IP Solution includes synthesis-friendly Tx/Rx cells and a high data rate solution; ➂ Synopsys' tools enable faster timing closure and reduced bit error rates in multi-die designs.Synopsys近日推出其3DIO IP解决方案和3DIC设计工具，旨在解决多芯片集成过程中所面临的挑战。随着高性能计算、下一代服务器和AI加速器的需求不断增长，对先进数据处理的需求也在增加，这促使通过2.5D和3D IC设计进行异构系统集成。
为了更好地理解这一解决方案，以下是其关键组成部分：
- Synopsys 3DIO：包括与Synopsys标准单元库兼容的合成友好Tx/Rx单元和可配置 的电荷器件模型，以实现最佳的ESD保护。随着IO通道数量的增加，优化的Synopsys 3DIO解决方案利用自动布局和布线环境直接在BUMP上放置和布线IO。该解决方案支持使用uBUMP和混合BUMP的2.5D和3D封装。
- Synopsys源同步3DIO (SS3DIO)：通过时钟前向功能扩展了可综合的3DIO单元解决方案，有助于降低位错误率和简化芯片间的时序收敛。
- Synopsys源同步3DIO PHY：是一个64位硬化的PHY模块，具有内置冗余，针对最高性能进行了优化。
通过这些工具和IP，Synopsys旨在推动多芯片集成技术的发展，以满足不断增长的市场需求。
---
本文由大语言模型（LLM）生成，旨在为读者提供半导体新闻内容的知识扩展（Beta）。
