台积电即将在明年第二季度开始大规模生产使用其N2（2nm级）制造工艺的半导体。目前，该公司正努力在降低变异性和缺陷密度方面完善技术，从而提高产率。

据TSMC员工（自称Dr. Kim）透露，团队已经成功将测试芯片的产率提高了6%，为公司的客户创造了数十亿美元的节省。

由于TSMC将在明年1月开始提供其2nm技术的穿梭测试晶圆服务，因此合同芯片制造商不太可能提高最终在2nm工艺下制造的芯片原型的产率。

提高SRAM和逻辑测试芯片的产率确实非常重要，因为这最终可以为客户带来显著的节省，因为客户支付晶圆的费用，因此从更高的产率中受益。

TSMC的N2将使用环绕栅极（GAA）纳米片晶体管，这种晶体管承诺大幅降低功耗、提升性能和晶体管密度。特别是，TSMC的GAA纳米片晶体管不仅比3nm FinFET晶体管小，而且通过提供改进的电场控制和降低漏电，而不会损害性能，使小型高密度SRAM位元能够实现。它们的设计增强了阈值电压调节，确保可靠的操作并允许进一步缩小逻辑晶体管和SRAM单元。

使用N2制造技术的芯片预计与N3E制造节点制造的芯片相比，在相同的晶体管数量和频率下功耗降低25%至30%，在相同的晶体管数量和功率下性能提升10%至15%，晶体管密度提高15%，同时保持与N3E制造的半导体相当的速度和功率。

TSMC预计将在2025年下半年开始在其N2制造工艺上大规模生产芯片，可能在2025年底。为此，全球最大的芯片代工厂有足够的时间提高产率和降低缺陷密度。