03/14/2025, 02:06 PM UTC
JEDEC与OCP发布芯片级设计工具包，推动自动化SiP设计JEDEC, OCP design kits progress automated SiP design using chiplets
<p>➀ JEDEC与OCP宣布推出新的芯片级设计工具包，用于EDA应用；</p><p>➁ 这些工具包涵盖了组装、基板、材料和测试四个方面；</p><p>➂ 这些工具包旨在通过使用芯片级组件自动化SiP设计和制造。</p><p>➀ JEDEC and OCP announce new Chiplet Design Kits for EDA use; </p><p>➁ The kits cover Assembly, Substrate, Material, and Test; </p><p>➂ The kits aim to automate SiP design and build using chiplets.</p>
---
本文由大语言模型（LLM）生成，旨在为读者提供半导体新闻内容的知识扩展（Beta）。
