Recent #EDA news in the semiconductor industry
06/30/2025, 01:00 PM UTC
抖动：被忽视的PDN质量指标Jitter: The Overlooked PDN Quality Metric
➀ 抖动被确立为评估电源分配网络（PDN）质量的关键指标，其产生的时序裕量限制对DDR等单端接口的性能影响显著；
➁ 提出基于3D电磁场求解器构建PDN模型，结合VHDL-AMS行为语言测量抖动的完整仿真流程，可快速评估不同去耦方案；
➂ 实验证明平坦阻抗曲线相比'深V型'曲线能进一步降低抖动，揭示单纯追求低阻抗并非最优设计方向。
06/30/2025, 08:27 AM UTC
西门子将人工智能全面应用于芯片与PCB设计组合中Siemens applies AI across chip and PCB design portfolio
➀ 西门子在其EDA工具组合中全面引入生成式和代理式AI技术，覆盖Aprisa、Calibre和Solido等芯片与PCB设计工具；
➁ Aprisa AI将设计生产力提升10倍，流片时间缩短3倍，PPA（功耗、性能、面积）优化10%；Calibre Vision AI通过智能聚类使设计违规处理时间减半；
➂ 该AI系统支持多大型语言模型，允许用户自定义工作流并掌控数据安全，目前已在西门子EDA工具中开放早期访问。
06/27/2025, 07:29 AM UTC
Arteris荣获2025年AI突破奖“AI工程创新奖”Arteris Wins “AI Engineering Innovation Award” at the 2025 AI Breakthrough Awards
➀ Arteris凭借其系统IP技术荣获2025年AI突破奖“AI工程创新奖”；
➁ 该公司因加速AI芯片设计和SoC开发以满足增长的计算需求而获得认可；
➂ 该奖项彰显了Arteris通过互联解决方案推动AI硬件创新的行业领导地位。
06/25/2025, 01:00 PM UTC
Samtec图像搜索工具在系统设计中的可视化应用Visualizing System Design with Samtec’s Picture Search
➀ Samtec提供涵盖芯片到机箱的全栈系统设计解决方案，其图像搜索工具（Picture Search）支持实时3D可视化配置；
➁ 通过调整连接器参数（如间距、焊盘类型）或使用光缆构建器（Active Optics Cable Builder），设计师可快速获取更新规格与合规性数据；
➂ 该工具显著缩短了异构系统集成周期，满足高性能计算对信号完整性、功耗和机械设计的严苛要求。
06/23/2025, 01:00 PM UTC
IP复用手术与冗余逻辑问题IP Surgery and the Redundant Logic Problem
➀ IP复用后通过“手术式”修改（如删减功能模块）会产生冗余逻辑，传统验证方法（Lint/覆盖率）难以全面检测；
➁ 裁剪后的设计可能保留冗余电路（如原适配8通道的NoC FIFO尺寸过大），导致面积和功耗浪费，综合工具无法完全优化复杂时序逻辑；
➂ Axiomise推出基于形式验证的自动化工具Footprint，可精准识别冗余逻辑（如FSM无效状态关联电路），实际案例中节省百万门级面积。
06/19/2025, 05:00 PM UTC
是德科技在2025设计自动化大会展示AI就绪的EDA与多物理场创新Keysight at the 2025 Design Automation Conference #62DAC
➀ 是德科技将在DAC 2025上展示支持AI的EDA工具、多物理场工程流程及统一软件平台，聚焦射频设计与数据管理创新；
➁ 联合英特尔代工、费米实验室等企业进行案例演示，技术议题涵盖芯粒设计、云迁移和AI驱动自动化；
➂ 亮点活动包括《芯片法案》行业解读、AI工程应用海报展示，以及数据管理方案的现场竞赛。
06/19/2025, 03:00 PM UTC
Infinisim亮相2025年设计自动化会议（62届DAC）Infinisim at the 2025 Design Automation Design Conference #62DAC
➀ Infinisim在DAC 2025展示突破性时钟优化方案，支持全时钟域的时序、老化及功耗实时分析；
➁ ECO工具通过SPICE级精度模拟实现秒级设计迭代，功耗优化引擎可降低动态功耗15-30%；
➂ 采用波形级抖动检测技术，在流片前识别时钟路径不对称等风险，避免千万美元级芯片返工损失。
06/19/2025, 01:00 PM UTC
西门子Questa与AI结合 的验证工具加速推进The Siemens Questa plus AI Story Gathers Momentum
➀ 西门子正式推出集成AI的EDA验证平台Questa One，将功能仿真、故障分析、形式化验证和覆盖率加速等功能通过统一界面集成；
➁ 该平台整合了基于生成式AI的Property Assist（断言自动生成）、智能回归测试优化（QCX覆盖率加速，号称最高提升50倍效率）等创新功能；
➂ 获Arm、联发科、Rambus和微软等头部企业背书，其中微软在Azure Cobalt 100平台上验证速度提升20%，联发科称节省数周工程时间。
06/19/2025, 10:51 AM UTC
苹果探索用生成式AI设计芯片，高管称效率将获巨大提升Apple explores using generative AI to design its chips — executive says 'it can be a huge productivity boost'
➀ 苹果技术高管公开表示正通过生成式AI优化芯片设计流程，EDA工具将大幅提升生产效率；
➁ M系列芯片的成功依赖于苹果自研架构与软件生态支持，Rosetta 2技术打通x86应用兼容性；
➂ 英伟达等企业加码AI基建，半导体行业加速AI技术整合以应对算力挑战。
06/18/2025, 05:00 PM UTC
芯华章亮相2025年设计自动化大会（DAC）Empyrean at the 2025 Design Automation Conference #62DAC
➀ 芯华章将在2025年设计自动化大会（DAC）上展示其尖端EDA解决方案，涵盖模拟/电源管理芯片设计、SPICE仿真和库特征化工具；
➁ 重点产品包括具备SPICE级精度的ALPS®仿真器和支持全库分析的Liberal™平台，适用于先进制程和大规模设计；
➂ 创立于2009年的芯华章为全球半导体行业提供从前端到后端的全流程EDA解决方案，涵盖模拟、存储、射频等芯片设计领域。
06/18/2025, 03:00 PM UTC
Aniah亮相2025年设计自动化大会（DAC 62）Aniah at the 2025 Design Automation Conference #62DAC
➀ Aniah发布新一代模拟设计助手**Amigo**和晶体管级验证工具**OneCheck**，提升模拟/混合信号设计效率；
➁ 可在30分钟内完成**十亿级器件SoC的ESD分析**，误报率降低100倍，错误覆盖率100%；
➂ 与Cadence Virtuoso/Custom Explorer深度整合，通过原理图标注技术简化调试流程；
06/18/2025, 01:00 PM UTC
Arteris扩展其多芯片支持Arteris Expands Their Multi-Die Support
➀ Arteris推出多芯片互连解决方案，整合NoC IP与Magillem工具，通过UCIe兼容接口解决小芯片设计的通信与内存映射难题；
➁ 全球小芯片市场预计到2033年以76%-95%年复合增长率爆发，主要驱动力来自超大规模计算、汽车电子等高端领域；
➂ Magillem工具链实现系统级分区优化和跨小芯片统一内存映射，已在Rebellions、Tenstorrent等芯片设计公司中应用。
06/17/2025, 05:00 PM UTC
Agile Analog将亮相2025年设计自动化大会（DAC）Agile Analog at the 2025 Design Automation Conference #26DAC
➀ Agile Analog将在2025年设计自动化大会（DAC）展示可定制模拟IP解决方案，专注于芯片设计的性能与安全性；
➁ 其抗篡改安全IP提供多层次防护（如电压/时钟攻击），并支持与现有信任根（RoT）方案集成；
➂ Composa™技术实现跨工艺节点（180nm至3nm）模拟IP自动生成，大幅减少工艺迁移时的开发成本与时间。
06/17/2025, 03:00 PM UTC
Altair亮相2025年设计自动化大会（DAC）Altair at the 2025 Design Automation Conference #62DAC
➀ Altair展示涵盖硅调试、3D IC仿真和云端负载管理的完整半导体设计解决方案；
➁ 技术演讲聚焦AI驱动的可靠性预测、热敏感芯片布局规划及EDA平台现代化功能升级；
➂ 通过集成多物理场分析和云端验证工作流加速设计周期，呈现半导体开发全流程创新。
06/17/2025, 01:00 PM UTC
元组科技亮相2025年设计自动化会议（62DAC）Tuple Technologies at the 2025 Design Automation Conference #62DAC
➀ 元组科技推出专为半导体设计优化的IT基础设施自动化平台Tropos，可降低开发成本并强化网络安全；
➁ Tropos采用基础设施即代码（IaC）技术，支持跨AWS、GCP和Azure的多云工作负载管理；
➂ 平台集成ECAD许可证管理工具，提供知识产权保护，并为中小型半导体企业提供可扩展解决方案。
06/15/2025, 03:00 PM UTC
易逻辑亮相2025年设计自动化大会（DAC）并推出革命性ECO设计工具Easylogic at the 2025 Design Automation Conference #62DAC
➀ 易逻辑推出阶段式ECO设计环境，工程变更耗时减少50%以上；
➁ 提供五类内置流程，覆盖从混合信号芯片到AI服务器芯片等多种ASIC设计场景；
➂ 深度整合RTL设计、DFT到布局布线全流程，确保变更效率与芯片质量。
06/15/2025, 01:00 PM UTC
AMIQ EDA亮相2025年设计自动化大会（62nd DAC）AMIQ EDA at the 2025 Design Automation Conference #62DAC
➀ AMIQ EDA在DVT IDE中推出AI助手，结合大语言模型和自有数据库提升代码生成与分析效率；
➁ 新增30余项代码检查规则及Verissimo每年60条语法检测规则，强化代码质量，优化测试平台解析速度和增量检测；
➂ 文档生成工具Specador集成AI生成描述功能，与DVT IDE深度协同，实现更流畅的设计验证流程。
06/13/2025, 01:00 PM UTC
Agile Analog首席执行官Krishna Anne专访CEO Interview with Krishna Anne of Agile Analog
➀ Agile Analog通过Composa工具实现混合信号IP自动化设计，解决全球模拟工程师短缺问题；
➁ 未来6个月将重点布局战略合作与子系统级IP方案，发力安全、数据转换和量子计算市场；
➂ 企业已在消费电子、工业系统和航天领域取得突破，安全IP成为重要增长点
06/13/2025, 12:00 PM UTC
前20个MATLAB项目创意 | 电子工程专辑Top 20 MATLAB Project Ideas
➀ 本文列出了20个MATLAB项目创意，涵盖图像处理、音频压缩、机器人技术和人工智能等多个领域；
➁ 包括车牌识别、神经网络仿真、天线设计和实时人脸检测等项目，适用于教育和工业场景；
➂ 每个项目均提供实践指导和代码示例，突显MATLAB在电子工程与信号处理中的多功能性。
06/12/2025, 05:00 PM UTC
Caspia科技亮相2025年 设计自动化大会Caspia Technologies at the 2025 Design Automation Conference
➀ 2025年设计自动化大会（DAC）将安全列为核心议题，聚焦AI系统硬件信任根的安全挑战；
➁ Caspia科技开创性结合海量漏洞数据与生成式AI技术，为全行业提供可扩展的安全验证解决方案；
➂ 联合创始人Mark Tehranipoor博士将展示大型语言模型在SoC安全验证中的突破性应用，以应对AI时代复杂的网络攻击威胁。
06/12/2025, 03:00 PM UTC
Defacto在2025年设计自动化大会上的重大发布Defacto at the 2025 Design Automation Conference
① Defacto发布SoC Compiler 11.0，支持与IP配置工具交互及IP自动连接，可在数分钟内生成仿真与综合就绪的SoC设计，兼容RTL、IP-XACT等多种格式；
② 工具具备物理层感知能力，优化PPA（性能、功耗、面积），并与Arm合作展示了对18,000个实例的复杂设计层级重构，耗时不足1小时；
③ 推出AI助手功能，可自动化生成Tcl/Python脚本，提升设计效率，相关演示将在DAC现场进行。
06/12/2025, 01:00 PM UTC
LUBIS EDA亮相2025年设计自动化大会LUBIS EDA at the 2025 Design Automation Conference
➀ LUBIS EDA在DAC 2025展示形式化验证整体解决方案，包括Turnkey签核服务；
➁ 推出ReCheck验证回归管理工具和AppBuilder断言IP开发框架；
➂ 通过AI与数据中心芯片客户案例，展示验证效率提升30%-70%的量化成果
06/10/2025, 01:00 PM UTC
Analog Bits在2025年设计自动化大会上的突破性布局Analog Bits at the 2025 Design Automation Conference
➀ Analog Bits提出"智能电源架构"，在系统设计架构阶段实现电源管理的全局优化；
➁ 现场展示多项尖端模拟IP，涵盖台积电2nm/3nm、格芯12LP及三星4LPP等先进制程；
➂ 针对AI芯片和车载系统推出温度传感器、时钟发生器、电压调节器等完整解决方案。
06/10/2025, 11:24 AM UTC
中美高层通话后中国恢复关键芯片软件访问权限，国产EDA加速替代Vital chipmaking software access restored to China — shift follows high-level call between Presidents Trump and Xi Jinping
➀ 特朗普与习近平通话后，中国半导体企业恢复使用新思科技（Synopsys）与楷登电子（Cadence）EDA工具；
➁ 政策松动性质暂不明朗，本土企业加速推进华大九天、芯和半导体等国产EDA验证测试；
➂ 此前的软件禁令暴露出中国高端芯片制造对外依赖，国产EDA目前仅支持7nm以上制程。
06/09/2025, 05:00 PM UTC
SoC前端设计与集成：自动化工具的最新演进SoC Front-end Build and Assembly
➀ Defacto推出SoC Compiler v11，通过RTL/IP-XACT/UPF一致性管理实现自动化SoC集成，运行速度提升80倍，有效减少人为错误；
➁ 支持物理感知RTL优化以提升PPA，引入基于AI的代码生成功能并兼容第三方大语言模型；
➂ 成功验证含925个IP模块、6.5万连接的复杂设计，1小时内完成集成，适用于汽车电子、HPC及AI芯片领域。
06/08/2025, 03:00 PM UTC
Verific设计自动化公司亮相2025年设计自动化大会Verific Design Automation at the 2025 Design Automation Conference
➀ Verific联合多家AI驱动的EDA初创企业提升芯片设计效率；
➁ 由Y Combinator投资的新创公司Silimate正在开发基于生成式AI的芯片设计协作工具；
➂ 行业专家认为人工智能将解决传统EDA工具难以攻克的芯片设计流程灰色地带问题。
06/04/2025, 01:17 PM UTC
Costanza Lucia Manganelli博士被任命领导IHP新成立的青年研究团队Dr. Costanza Lucia Manganelli Appointed to Lead New IHP Junior Research Group
➀ Costanza Lucia Manganelli博士被任命领导德国IHP研究院新成立的“计算材料工程”青年研究团队，主导MODoMAT项目，开发半导体材料建模平台；
➁ 该项目整合材料的机械、光学和电学特性，优化器件性能、降低生产成本并加速开发进程，应用于电力电子、量子计算和自动驾驶等领域；
➂ IHP的青年研究团队计划为该项目提供为期5年的内部资金支持，目标在后期转向第三方资助，以推动半导体技术的创新与基础研究。
06/04/2025, 01:00 PM UTC
Anirudh在CadenceLIVE 2025与黄仁勋和林立伯的炉边对话Anirudh Fireside Chats with Jensen and Lip-Bu at CadenceLIVE 2025
➀ Cadence总裁Anirudh在CadenceLIVE 2025大会分别与英伟达创始人黄仁勋和英特尔CEO林立伯展开炉边对话，宣布推出基于NVIDIA Blackwell平台的Millennium M2000超级计算机AI加速器，并强化与两大巨头的战略合作。
➁ 黄仁勋重点讨论了AI驱动的数字孪生技术在工业设计（如数据中心、药物开发）的扩展潜力，林立伯则提出英特尔将回归产品创新、简化管理层级，并通过定制化AI芯片重塑竞争力。
➂ Cadence同时深化与英伟达和英特尔的生态协同——前者现场订购10台M2000加速器，后者借助其在先进封装和EDA工具链的优势，探索合作伙伴的跨领域创新机遇。
06/03/2025, 11:59 AM UTC
美国EDA软件禁令重创中国科技企业 小米、联想等头部公司受波及U.S. ban on EDA software hits Chinese tech companies hard — Xiaomi, Lenovo among affected
➀ 美国对华实施EDA软件出口禁令，切断Synopsys/Cadence软件更新支持；
➁ 小米3纳米环形01芯片、联想及比特大陆高端芯片研发受阻；
➂ 华大九天、概伦电子等国产EDA突破7nm节点，加速国产替代进程。
06/02/2025, 01:00 PM UTC
第62届设计自动化大会前瞻报告The SemiWiki DAC#62 Preview
➀ 第62届设计自动化大会（DAC）将在旧金山举办，吸引超6,000名参与者，首次设立芯粒（Chiplet）技术展区，聚焦AI在EDA领域的应用；
➁ 主题演讲及讨论将围绕“AI如何降低设计验证成本”展开，NVIDIA及ChipAgents专家将分享见解；
➂ 全球最大半导体论坛SemiWiki将进行现场报道，并主持探讨“AgenticAI重塑芯片验证”等前沿议题。
06/02/2025, 12:58 PM UTC
工程师创建创新且可制造的PCB指南Guide For Engineers To Create Innovative, Manufacturable PCBs
➀ 文章强调了计算机辅助制造（CAM）在确保PCB设计符合生产标准中的重要性，包括调整走线间距、阻焊层间隙和焊盘形状；
➁ 通过电子设计（ECAD）与机械设计（MCAD）的协作，解决机械约束问题，确保PCB与外壳的无缝集成；
➂ 仿真和迭代设计优化对验证实际场景下的性能与可靠性至关重要。
06/01/2025, 05:00 PM UTC
Quobyte 首席执行官 Bjorn Kolbeck 访谈录CEO Interview with Bjorn Kolbeck of Quobyte
➀ Quobyte 是基于超大规模架构原则设计的高扩展性存储系统，可在商用硬件上支持数千节点，具备故障弹性架构；
➁ 专注AI、HPC及EDA/生命科学领域，提供混合云支持，通过统一文件/对象存储消除数据孤岛；
➂ 核心竞争力在于极简部署（免费版1小时内投产）和相对于复杂设备方案的显著成本优势。
05/29/2025, 11:42 AM UTC
通过LabVIEW仿真探索模拟与数字调制技术Exploring Analog And Digital Modulation Techniques Through Labview Simulation
➀ 文章介绍了使用LabVIEW图形化编程工具仿真模拟调制（AM、FM）和数字调制技术（ASK、FSK、PSK），实现通信系统的实时可视化；
➁ 结合LabVIEW仿真模型，详细解析了AM、FM、PM的数学表达式与系统框图，并展示了参数调整对调制波形的影响；
➂ 强调LabVIEW的交互特性可作为教学与实践平台，帮助工程学生深入理解调制技术在无线通信、广播和遥测等领域的应用原理。
05/29/2025, 11:37 AM UTC
本周科技热点：人工智能、EDA出口禁令、Cheri MCU与太空罗塞塔石碑载荷What caught your eye? (AI, EDA ban, Cheri MCU, Rosetta Stone payload)
➀ 美国总统特朗普宣布禁止向中国出售EDA工具，加剧半导体行业紧张局势；
➁ SCI Semiconductor获得250万英镑融资，与微软和谷歌合作开发基于“Cheri”架构的安全微控制器，通过元数据绑定内存指针提升硬件安全性；
➂ 卢森堡公司iSpace EUROPE将与联合国教科文组织合作，通过微型月球车将文化遗产载荷“记忆盘V3”送往月球，开启现代版罗塞塔石碑计划。
05/28/2025, 01:00 PM UTC
优化硬件设计的中间表示：验证技术的创新Optimizing an IR for Hardware Design. Innovation in Verification
➀ 苏黎世联邦理工学院提出的LLHD是一种多层级硬件描述中间表示（IR），旨 在优化EDA设计流程，提升仿真与综合效率；
➁ 楷登电子（Cadence）高管Paul Cunningham肯定LLHD的学术研究价值，但指出其商用化需长期投入；
➂ Raúl Camposano认为LLHD借鉴了开源编译器（如LLVM）的优势，但在硬件设计工具生态中实现广泛影响力仍面临挑战。
05/28/2025, 12:05 PM UTC
EnSilica在剑桥开设新中心并扩充工程师团队EnSilica opens Cambridge hub, adds engineers
➀ 混合信号ASIC供应商EnSilica在剑桥设立新工程中心，并聘用六名工程师（其中四名拥有博士学位），使其全球员工增至190人；
➁ 此次扩展将增强其毫米波/射频集成电路设计能力，以应对卫星和通信市场日益增长的客户需求；
➂ 在英国航天局资金支持和项目合约的推动下，此举旨在吸引人才并把握短期增长机遇。
05/22/2025, 05:26 AM UTC
西门子数字工业软 件收购ExcelliconSiemens Digital buys Excellicon
➀ 西门子数字工业软件宣布收购芯片设计时序约束软件开发商Excellicon；
➁ 此次收购旨在提升西门子EDA工具在功耗、性能与面积（PPA）的优化能力，加速设计收尾并改善工作流效率；
➂ Excellicon的时序约束管理技术将与西门子Questa、Tessent等平台整合，强化芯片验证与实现流程。
05/21/2025, 08:00 AM UTC
工业过程开发的数字化工具Digital tools for industrial process development
➀ 弗劳恩霍夫IST推出新型仿真方法，将数值建模融入工业实践，减少物理测试并优化真空镀膜和水处理等工艺；
➁ 该机构采用自主研发的PICMC/DSMC求解器和CFD方法进行等离子体与气体流动模拟，旨在为非专家提供更易用的仿真工具；
➂ 未来计划整合人工智能、数据驱动建模，并通过学术课程培养人才，推动数字孪生技术发展及工业流程的可持续变革。
05/20/2025, 01:00 PM UTC
接口协议的旅程：采用与验证（下篇）The Journey of Interface Protocols: Adoption and Validation of Interface Protocols – Part 2 of 2
➀ 由于开发周期大幅缩短，接口协议行业正走向整合，仅有大型IP供应商能支持PCIe Gen6/CXL等前沿协议；
➁ 硬件可信根和协议加密机制（如PCIe IDE）成为现代接口设计核心，需通过严格的RTL级验证；
➂ 硬件辅助验证平台（仿真/原型设计）可完成PCIe Gen5等协议的数十亿次测试，借助SVK/IPK等方案将验证时间缩短50%。
05/20/2025, 05:06 AM UTC
Elektra Awards 2025开放报名Elektra Awards 2025 open for entries
➀ 由《Electronics Weekly》主办的Elektra Awards 2025现已开放报名，旨在表彰电子行业各领域的创新与卓越成就；
➁ 2025年新增“35岁以下创业新星奖”和“神经多样性产品设计奖”，重点关注年轻企业家及满足神经多样性用户需求的包容性产品；
➂ 参赛无需费用，由行业专家评审，报名截止日期为2025年6月13日，颁奖典礼将于12月9日在伦敦举行。
05/15/2025, 05:00 PM UTC
EDA AI代理将分三波浪潮到来，引领电子设计进入新时代EDA AI agents will come in three waves and usher us into the next era of electronic design
➀ EDA行业面临碎片化工作流程和半导体/PCB系统复杂化的挑战，亟需AI驱动的自动化解决方案；
➁ AI在EDA中的发展将经历三波浪潮：任务专用代理、自主AI代理和群体智能系统；
➂ 这些AI进步将重构设计流程，提升生产力，并在组织内实现技术民主化。
05/14/2025, 05:00 PM UTC
通过查找缺失的电平移位器确保电源域兼容性Safeguard power domain compatibility by finding missing level shifters
➀ 电平移位器对混合信号芯片的电压兼容至关重要，但设计复杂性及人为因素常导致其缺失；
➁ 缺失电平移位器可能引发信号错误、器件损坏及功耗问题，在多电压域设计中尤为突出；
➂ 西门子EDA的Insight Analyzer工具通过先进电压分析，无需仿真即可在早期检测缺失的电平移位器。
05/13/2025, 10:01 AM UTC
制胜半导体：acatech Impuls建议开源芯片设计作为中端技术陷阱的出路Mastering Semiconductors: acatech Impuls Recommends Open-Source Chip Design as a Way Out of the Mid-Tech Trap
➀ acatech Impuls报告主张采用开源芯片设计工具，以减少对美国主导的专有系统的依赖，增强欧洲的数字主权，并加速半导体创新；
➁ 开源工具对量子计算等专业应用至关重要，可促进中小企业和初创企业参与，同时降低学术研究与人才培养的门槛；
➂ 报告呼吁制定统一的欧洲半导体战略，包括建立整合开源工具到工业流程的平台，并调整政策以应对地缘政治挑战。
05/12/2025, 05:00 PM UTC
金属填充提取：打破速度与精度的权衡Metal fill extraction: Breaking the speed-accuracy tradeoff
➀ 金属填充对半导体制造至关重要，可确保层间均匀性和热管理，但会引入影响电路性能的寄生电容；
➁ 传统提取方法在精度与效率间难以平衡，导致时序违规和设计迭代延迟；
➂ 西门子自适应金属填充提取技术通过情境感知建模，在保持精度的同时实现4倍速度提升。
05/12/2025, 01:00 PM UTC
Arteris如何通过智能片上网络IP革命化SoC设计How Arteris is Revolutionizing SoC Design with Smart NoC IP
➀ Arteris在IP-SoC Days上展示了智能片上网络（NoC）技术，通过自动化和AI驱动优化应对日益复杂的SoC设计挑战。
➁ 其非一致性互联IP FlexGen可将芯片设计速度提升10倍，布线长度减少30%，并支持Arm、RISC-V、x86等多种处理器架构。
➂ Arteris产品已被全球前十大半导体公司中的9家采用，累计出货37亿颗SoC，客户留存率超过90%，在HPC、AI芯片和汽车电子领域影响深远。
05/12/2025, 05:01 AM UTC
西门子与IFS认证工具Siemens and IFS certify tools
➀ 西门子与英特尔晶圆代工部门 (Intel Foundry) 达成合作，认证Calibre nmPlatform和Solido工具以支持英特尔18A工艺设计套件 (PDK)，助力早期设计和IP开发；
➁ 双方为嵌入式多芯片互连桥接技术（EMIB-T及EMIB）建立参考流程，包括西门子Innovator3D IC等工具，支持客户进行设计测试；
➂ 西门子加入英特尔代工加速器Chiplet联盟，共同推进先进封装与多芯片互连技术。
05/09/2025, 11:40 AM UTC
基于PSpice的交流电源信号频率相关开关模型Frequency-Dependent Switch Model For AC Power Signals With Pspice
➀ 本文提出了一个专为PSpice仿真设计的频率相关开关模型，用于精确分析交流电源电路；
➁ 通过PSpice的拉普拉斯行为建模演示了该开关在多种电路配置（如1700Hz和150Hz场景）中的运作特性；
➂ 该模型可帮助工程师测试和实现适用于先进电力系统的频率敏感开关解决方案。
05/05/2025, 05:00 PM UTC
英特尔代工业务大放异彩！Intel Foundry Delivers!
➀ 英特尔代工业务从技术导向转为客户优先战略，强化与楷登电子、新思科技、西门子EDA等关键合作伙伴的生态协同；
➁ 英特尔18A和14A制程节点取得突破，新思科技已参与18A早期测试芯片开发，并启动14A-E的DTCO（设计-技术协同优化）合作；
➂ 陈立武（Lip-Bu Tan）与Naga Chandrasekaran的领导力展现成效，行业巨头参会预示对英特尔代工路线图的信心。
05/05/2025, 12:57 PM UTC
扩大先进芯片设计能力：欧盟芯片设计平台正式启动Expanding access to advanced chip design capabilities: Launch of the EU Chips Design Platform
➀ 由imec协调的12家欧洲合作伙伴联盟根据《欧盟芯片法案》推出欧盟芯片设计平台，通过云端资源、培训和资金支持无晶圆厂半导体初创企业和中小企业；
➁ 该平台提供EDA工具、IP库、制造试验线及孵化支持，旨在降低芯片设计成本并加速创新产品上市；
➂ 作为欧洲半导体战略的一部分，该平台与各国能力中心和APECS等试验线协同，通过全链条支持提升欧洲产业竞争力，项目将持续至2028年。
05/01/2025, 01:00 PM UTC
SNUG 2025：EDA的分水岭时刻——第二部分SNUG 2025: A Watershed Moment for EDA – Part 2
① GPT-4o等AI推理模型在数学、科学和芯片设计优化中展现出变革性能力；
② 算力扩展持续推动AI进步，基础设施投资激增，需设计跨洲际的「行星级」系统；
③ 软硬件协同设计及系统容错性成为关键，AI工具显著压缩芯片开发周期。
04/30/2025, 01:00 PM UTC
大语言模型提升断言生成能力，验证技术再创新高LLMs Raise Game in Assertion Gen. Innovation in Verification
➀ 研究者探索利用大语言模型（LLM）直接从RTL代码生成SystemVerilog断言（SVA），减少对人工编写测试意图的依赖；
➁ 普林斯顿大学通过GPT-4的迭代式提示工程生成精确SVA，成功在RISC-V核心中发现未检测到的漏洞；
➂ AutoSVA2框架将形式验证覆盖率提升6倍，但可重复性及错误修正仍是挑战。
04/29/2025, 10:22 AM UTC
智能芯片始于精简的RTL到GDSII流程Smarter Chips Start With Streamlined RTL-To-GDSII Flow
➀ 文章强调通过优化RTL到GDSII设计流程应对芯片复杂性和制造挑战；
➁ 核心策略包括提升RTL代码质量、运用AI自动化工具、优化综合与布线，以及早期拥塞分析；
➂ 实施精简流程可缩短开发周期、优化功耗-性能-面积指标，并增强对先进半导体设计的扩展性。
04/25/2025, 10:47 AM UTC
初创公司旨在通过3D打印芯片降低生产成本90%——纳米打印机在晶圆规模上运行Startup aims to 3D print chips and cut production costs by 90% — nanoprinter operates at wafer scale
➀ 慧荣科技宣称其纳米级3D打印方法可以取代当前的生产流程，并将芯片制造成本降低90%；
➁ 该方法使用纳米级3D打印机在晶圆规模上制造具有100纳米分辨率的多元材料3D结构；
➂ 虽然不适用于高性能处理器，但这项技术可能对封装、光电子、传感器和非逻辑元件有益。
04/25/2025, 09:10 AM UTC
EW BrightSparks 2024人物志：埃森豪威尔大学的伊森·威尔金森EW BrightSparks 2024 profile: Ethan Wilkinson, EDA Solutions / Birmingham University
➀ 来自埃森豪威尔大学的伊森·威尔金森，作为英国工程学生奖学金计划（UKESF）的学者，在EDA解决方案公司表现出色，展现了卓越的技术能力和对卓越的承诺。
➁ 他的显著成就包括参与开发第一台电光联合仿真器，以及在培训和支持客户方面的作用。
➂ 威尔金森还因其在社区中的参与而受到认可，特别是在激发年轻学生对电子和半导体技术职业的兴趣方面。
04/25/2025, 06:39 AM UTC
电子设备的安全助焊剂清洗剂Safe Flux Removers For Electronics
➀ Emil Otto推出了两款创新的助焊剂清洗剂Etimol DFX 82 RAN和Etimol DFX 83 RSN，这些产品已经通过了主要电子制造商的测试和批准。
➁ 这两种清洁剂都是非危险品，具有较高的闪点，适用于自动和手动系统，同时确保操作安全。
➂ Etimol DFX 82 RAN是溶剂和水基的，而Etimol DFX 83 RSN是纯溶剂基的，两者均被设计用于有效清除助焊剂和焊膏残留物。
04/25/2025, 05:11 AM UTC
Crypto Quantique发布轻量级信任根IP块Crypto Quantique launches lightweight RoT IP block
➀ 慧荣科技，一家提供量子驱动硅IP的供应商，推出了名为QRoot Lite的轻量级信任根IP块。
➁ 该块符合MARS规范，用于安全设备健康和可信度验证。
➂ 它旨在集成到小型系统中，并提供设备身份、测量和验证功能。
04/24/2025, 05:00 PM UTC
高速PCB设计流程High-speed PCB Design Flow
➀ Cadence通过从原理图到签核的全流程EDA工具链，解决高速PCB设计中的信号/电源完整性挑战；
➁ 提供Aurora Via Wizard的过孔建模、Sigrity工具集的DDR5接口自动验证，以及支持直流/交流电源完整性优化；
➂ 协作设计功能和3D电磁干扰分析使设计周期缩短30%，通过早期问题识别和分布式计算提升效率。
04/24/2025, 01:00 PM UTC
ESD Alliance高管展望：多物理场如何重塑芯片设计与EDA工具ESD Alliance Executive Outlook Features View of How Multi-Physics is Reshaping Chip Design and EDA Tools
➀ ESD Alliance 2025年高管展望活动聚焦多物理场在芯片设计中的整合，探讨机械应力与热管理等挑战；
➁ Ansys、Siemens EDA、Keysight和Cadence的专家将分享系统级分析与新兴EDA工具经验；
➂ 活动强调多物理场分析在先进封装与异质集成技术中对未来半导体系统的重要性。
04/23/2025, 11:00 AM UTC
Analog Bits 推进至 2nm 技术Analog Bits moves to 2nm
➀ 混合信号IP专家Analog Bits在TSMC的N3P工艺上展示了其最新的LDO、电源下垂检测器和嵌入式时钟LC PLL。
➁ 公司还在TSMC 2025北美技术研讨会上展示了在TSMC N2P工艺上的时钟PVT和下垂检测器。
➂ 首席执行官Mahesh Tirupattur强调了在架构设计中对电源管理的重要性，特别是在先进数据中心、AI/ML应用和汽车SoC中。
04/22/2025, 03:54 PM UTC
氮化镓HEMT终极指南The Ultimate Guide to GaN HEMT
➀ 从硅基组件到氮化镓技术的转变正在重塑电子行业；
➁ 与传统半导体相比，氮化镓HEMTs提供更优越的效率和改进的热管理；
➂ 本 指南针对现代电子领域的工程师和爱好者。
04/22/2025, 01:51 PM UTC
AMS验证：终极指南AMS verification: Ultimate Guide
➀ 在电子设计快速发展的领域，确保复杂混合信号设计的正确运行比以往任何时候都更加关键。
➁ 混合信号验证，或称AMS验证，是这一挑战的核心，在日益数字化的世界中连接了模拟和数字设计之间的差距。
➂ 随着这些技术的日益复杂，理解AMS验证变得越来越重要。
04/22/2025, 05:27 AM UTC
台积电为PLP初期运行选择更小的基板TSMC opts for smaller substrate for initial PLP runs
➀ 台积电为其首次面板级封装（PLP）生产选择了310x310mm的基板，而不是最初试验的510x515mm基板。
➁ 一位消息人士告诉日经，决定从略小的方形开始，而不是早期试验中使用的更大方形，因为均匀涂抹整个基板的化学品特别困难。
➂ 首次生产将于2017年在桃园市的试点线上进行。
04/22/2025, 05:14 AM UTC
第45届VLSI技术与电路研讨会：从创新种子到蓬勃发展Symposium on VLSI Technology & Circuits in Kyoto,
➀ 第45届VLSI技术与电路研讨会将于2025年6月8日至12日在日本京都举行；
➁ 议程包括DRAM技术创新、VLSI在AI增长中的应用以及半导体设计技术挑战等主题；
➂ 程序还包括联合重点会议、短期课程以及关于可持续性和教育的圆桌讨论。
04/21/2025, 05:00 PM UTC
跨电源域泄漏的验证Verifying Leakage Across Power Domains
➀ 集成电路设计需要在各种条件下可靠运行，避免如电源域之间的泄漏等低效问题；
➁ 文章讨论了三种需要验证的泄漏类型：寄生泄漏、模拟门泄漏和数字门泄漏；
➂ 提到了使用西门子的Insight Analyzer进行可靠性验证，它使用基于状态的分析来发现争用问题，而无需进行仿真。
04/21/2025, 06:02 AM UTC
无铅焊膏用于先进组装Lead-Free Solder Paste For Advanced Assembly
➀ SHENMAO America, Inc. 推出了PF606-P无铅焊膏，专为先进的“反向混合”组装工艺设计，该工艺提高了前沿电子产品的可靠性和制造良率。
➁ “反向混合”工艺结合了SAC焊膏与带有低温焊料（LTS）球的BGA组件，形成均匀的SAC-LTS焊点，提升了热循环和跌落测试性能。
➂ 此方法具有出色的印刷性、焊接性和最小化空洞的优势，适用于下一代先进封装如CPU等，同时保持标准SAC回流条件并简化集成过程。
04/18/2025, 01:00 PM UTC
当EDA无法处理“More than Moore”时代。When EDA Couldn’t Handle More than Moore.
➀ 十九年前，在2006年的DATE会议上，飞利浦半导体首席技术官Rene Penning de Vries表示，当前的EDA技术无法处理被称为“More than Moore”的新一代多样化技术；
➁ de Vries提到，为了将这些非CMOS技术在系统级封装（SiP）中集成，“需要我们今天不拥有的EDA环境”。“我们离那还很远，”他说；
➂ 然而，Cadence和Synopsys都对开发能够应对这一挑战的设计工具充满信心。
04/18/2025, 05:27 AM UTC
安谋出售Artisan物理IP单元给CadenceArm selling Artisan physical IP unit to Cadence
➀ 安谋已同意将其Artisan物理IP单元出售给Cadence；
➁ 此交易包括工程团队、标准单元库、存储器编译器和通用输入输出（GPIOs）；
➂ 安谋于2004年以9亿美元收购Artisan，以增强其处理器IP的易用性。
04/17/2025, 01:00 PM UTC
预测性负载处理：解决现代DSP中的静默瓶颈Predictive Load Handling: Solving a Quiet Bottleneck in Modern DSPs
➀ 数字信号处理器（DSP）在嵌入式AI应用中存在显著的内存停滞瓶颈。
➁ 传统DSP设计使用不可缓存的内存区域，这会导致由于精确的负载延迟要求而引起的流水线停滞。
➂ 预测性负载处理专注于预测内存访问延迟，而不仅仅是预取数据。
04/17/2025, 09:50 AM UTC
DFN封装终极指南The Ultimate Guide to DFN Package
➀ DFN（双平面无引脚）和QFN（四平面无引脚）封装因其紧凑的尺寸和高级电路支持能力，在高性能应用中越来越受欢迎。
➁ 这些封装广泛应用于从消费电子到汽车系统的各个领域。
➂ 了解它们的规格可以显著提升设计策略和产品开发。
04/16/2025, 02:43 PM UTC
在卡尔斯鲁厄应用科学大学（HKA）开发出特别可持续和能源自给自足的电动自行车终端Prototype of a Particularly Sustainable and Energy-Autonomous E-Bike Terminal Developed at HKA
➀ 卡尔斯鲁厄应用科学大学（HKA）开发了一个电动自行车终端原型，作为可持续发展交通项目的一部分；
➁ 该终端主要使用可再生资源（木材）建造，并设计成可在其他地点复制；
➂ 项目包括太阳能系统为电动自行车充电，并设有学生和教职工的聚会点等社会组成部分。
04/15/2025, 01:48 PM UTC
利用硅烷化六方氮化硼增强壳聚糖薄膜的可持续应用Enhancing Chitosan Films with Silanized Hexagonal Boron Nitride for Sustainable Applications
➀ 本研究探讨了壳聚糖-硅烷化六方氮化硼（hBN）纳米复合薄膜的开发；
➁ 研究重点关注其结构、机械和阻隔性能；
➂ 研究旨在提高生物可降解聚合物薄膜的性能，克服壳聚糖的局限性。
04/15/2025, 01:00 PM UTC
SNUG 2025：EDA行业的一个重要转折点——第一部分SNUG 2025: A Watershed Moment for EDA – Part 1
➀ SNUG 2025大会强调了Synopsys和EDA行业的演变，强调了创新和领导力。
➁ 慧荣科技CEO Sassine Ghazi强调了为AI中心化的硅设计“重新设计工程”的必要性。
➂ 微软CEO萨蒂亚·纳德拉讨论了硬件和软件设计的加速复杂性，将其比作“摩尔定律的超高速”。
04/15/2025, 12:00 PM UTC
新型 纳米笼材料可从水中去除高达90%的毒性全氟和多氟烷基物质New Nanocage Material Removes Up to 90% of Toxic PFAS from Water
➀ 研究人员开发了一种分子纳米笼，能够捕获水中广泛的全氟和多氟烷基物质（PFAS），在去除效果上显著优于传统的活性炭过滤方法。
➁ 在研究测试中，该纳米笼系统从污水中去除80%的PFAS，从地下水中去除90%。
➂ 该材料在更高效、更安全、更可持续的水质修复方面显示出潜力。
04/15/2025, 06:02 AM UTC
嵌入式安全测试台简化测试Embedded Security Testbench For Simplified Testing
➀ Keysight Technologies推出新一代嵌入式安全测试台，提供可扩展且高性能的PXIe解决方案，简化现代半导体和嵌入式系统的安全性测试工作流程。
➁ 测试台通过模块化设计整合关键组件，如示波器、信号接口、放大器和触发生成器，提升效率并减少复杂性。
➂ 该平台支持未来扩展，能够适应不断变化的测试需求，同时确保测试结果的一致性和重复性。
04/14/2025, 03:08 PM UTC
奥米设计技术提供3nm单核电压供电轨工艺，电压和温度（PVT）监控Omni Design Technologies Offers 3nm, Single Core-voltage Supply Rail Process, Voltage and Temperature (PVT) Monitor
➀ 奥米设计技术宣布其高精度PVT监控器的可用性；
➁ ODT-PVT-ULP-001C-3能够与单个核心电压供电和数字接口无缝集成；
➂ 该监控器支持3nm技术和单核电压供电轨工艺。
04/14/2025, 05:28 AM UTC
白骑士拯救信越电子White Knight to save Shibaura
➀ 慧荣科技宣布了对热敏电阻专家信越电子的收购要约，以保护其免受来自台湾亿智光电子的敌意收购；
➁ 信越电子在全球热敏电阻市场占有13.5%，是汽车、风力涡轮机和工业机器人等领域的关键玩家；
➂ 亿智光电子计划于5月7日提出收购要约，每股报价29美元，但慧荣科技提出每股31美元，总报价为4.85亿美元。
04/14/2025, 12:00 AM UTC
埃德与关税过山车Ed Rides The Tariff Roller-Coaster
➀ 埃德在日记中透露，关税问题让他感到自豪，他预见到这将是Liz Truss故事的翻版，并相应地应对。
➁ 到周二晚上，关税已使全球股市价值蒸发10万亿美元，而到周四早上，股市又上涨了6万亿美元。
➂ 所有金融人士都说，当政府债券开始抛售时，总统将改变方向，就像Liz在她预算后大量出售金边债券时那样。
04/11/2025, 05:26 AM UTC
适用于边缘AI和Wi-Fi 7的超紧凑型系统模块Ultra-Compact SoM For Edge AI And Wi-Fi 7
➀ Silex Technology 推出了基于 Qualcomm Dragonwing™ QCS6490 处理器的 AMC Edge 系统模块（SoM），EP-200Q，其特点是在非常小的外形尺寸中提供高性能的边缘 AI 能力。
➁ EP-200Q 集成了 Wi-Fi 7 驱动程序，专为需要功耗效率和快速部署的工业和医疗物联网设备设计。
➂ 它配备了八核 CPU、Hexagon DSP 和 12-TOPS AI 引擎，并通过 Qualcomm 产品长寿计划提供长期可用性。
04/10/2025, 05:00 PM UTC
生成式AI助力高级设计Generative AI Comes to High-Level Design
➀ 电子设计自动化（EDA）行业已从晶体管级发展到高级综合（HLS）。
➁ Rise设计自动化公司引入生成式AI来自动化RTL编码。
➂ 该公司的AI代理协助进行综合、验证和优化。
04/09/2025, 05:00 PM UTC
Synopsys高管论坛：推动硅和 系统工程创新Synopsys Executive Forum: Driving Silicon and Systems Engineering Innovation
➀ Synopsys高管论坛聚焦半导体和电子行业面临的挑战和机遇。
➁ 人工智能正在重塑电子设计自动化（EDA）工作流程和半导体设计，AI驱动的流程提供了显著的生产力提升。
➂ 论坛讨论了人工智能在医疗保健、汽车和教育等各个领域的应用影响。
04/09/2025, 05:20 AM UTC
西门子 数字工业软件收购Downstream TechnologiesSiemens Digital buys Downstream Technologies
➀ 西门子数字工业软件公司已收购Downstream Technologies，该公司提供PCB设计制造数据准备工具。
➁ 此收购旨在扩大西门子在中小企业（SMB）市场的业务。
➂ Downstream Technologies的CAM350工具套件允许客户验证并自动准备PCB设计数据以供制造，减少错误并简化从设计到生产的过渡。
04/09/2025, 05:00 AM UTC
史密斯升级突尼斯电缆组件设施Smiths upgrades Tunisian cable harness facility
➀ 慧荣科技在突尼斯的工厂增加了电缆组件生产能力；
➁ 制造流程包括切割、剥皮、压接、焊接、灌封、标识和测试等环节；
➂ 该工厂专注于制造和测试信号、数据传输、混合、装甲和电源电缆，以及用于航空航天、国防、交通和工业应用的信号、同轴、双轴、三轴和四轴，以及Mil-Spec和D-sub连接器。
04/09/2025, 04:36 AM UTC
NanoZoomer® MD系列图像采集软件正式发布，实现集中控制Image Acquisition Software Launch for Centralized Control of NanoZoomer® MD Series
➀ 汉密尔顿光电欧洲宣布推出NZConnectMD Scan图像采集平台，用于数字病理学工作流程。
➁ 该软件允许集中控制多个NanoZoomer MD系列扫描仪。
➂ 主要功能包括基于条码的玻片追踪、工作流程平衡和空间优化。
04/08/2025, 03:57 PM UTC
Cyient宣布推出半导体子公司Cyient Announces the Launch of Semiconductor Subsidiary
➀ 全球工程和技术解决方案提供商Cyient推出了其全资半导体子公司Cyient Semiconductors。
➁ 该举措旨在加强Cyient在全球半导体市场中对创新和卓越的承诺。
➂ Cyient Semiconductors将利用Cyient在半导体设计方面的专业知识。
04/08/2025, 06:15 AM UTC
石墨烯将加入二维半导体和绝缘体行列Graphene To Join 2D Semiconductors And Insulators
➀ 北京大学等机构的研究团队开发出一种新方法，可将二维半导体与介电材料集成，为更小、更快的电子设备铺平了道路。
➁ 该方法涉及在覆盖有石墨烯的铜表面生长超薄介电薄膜，并将其转移到不同基板上，且缺陷极小。
➂ 这一进展可能支持基于二维材料的高性能、低功耗微电子和光电子产品的规模化生产，未来研究将集中在精确对齐和堆叠二维材料。
04/07/2025, 09:06 AM UTC
音频转触觉参考设计Reference Design For Audio To Haptics
➀ Microchip Technology 推出了一款全面的音频转触觉参考设计，专为下一代 VR、AR 和游戏设备设计。该设计通过将音频输入转换为触觉感受来提供沉浸式的触觉反馈。
➁ 系统包含一个低电压板，其中包含蓝牙模块（BM83）用于无线同步立体声音频，并配备微控制器和数字信号处理器（DSP）来处理和调节音频信号。高电压板配备了放大器和升压调节器，可驱动多达四个触觉执行器。
➂ 该参考设计预装了固件，可立即使用，并提供了灵活的定制选项。它支持电池供电的应用，非常适合便携式 VR 和游戏设备。
04/04/2025, 04:13 AM UTC
测试和改进人工智能系统设计的工具Tool To Test And Improve AI System Design
➀ Keysight Technologies 推出了 KAI 数据中心构建器，这是一款新的软件套件，旨在模拟现实世界的人工智能训练工作负载，帮助评估算法、组件和协议的变化对人工智能系统性能的影响。
➁ 该工具通过集成来自大型语言模型（LLMs）和其他人工智能模型的训练工作负载，有助于将硬件设计与训练算法对齐，从而提高整体系统性能。
➂ KAI 数据中心构建器允许人工智能操作员、云服务提供商和基础设施供应商在实验室环境中测试真实的工作负载，验证新的 AI 集群设计，优化分区策略，并在全面部署之前优化性能。
04/03/2025, 11:25 AM UTC
特朗普创建美国投资加速器办公室管理芯片法案并寻求更好的交易Trump creates U.S. Investment Accelerator to manage CHIPS Act and 'negotiate much better deals'
➀ 美国总统唐纳德·特朗普签署了一项行政命令，创建美国投资加速器办公室；
➁ 该办公室旨在为纳税人谈判更好的交易；
➂ 担心此举对现有合同和奖项的影响。
04/03/2025, 08:40 AM UTC
无线M-Bus通信模块参考设计Wireless M-Bus Communications Module Reference Design
➀ 本文介绍由德州仪器（TI）开发的一种无线M-Bus通信模块的参考设计。该设计使用CC1310和CC1350无线微控制器，并兼容Open Metering System (OMS) v3.0.1规范。
➁ 该设计支持多种计量应用，包括热成本分配器、燃气表、水表以及能源表等。它还支持在868 MHz频段内的S-、T-和C模式下的单向和双向RF通信。
➂ 参考设计提供了一个单芯片解决方案，具有出色的射频性能和超低功 耗，适用于电池供电的子电表和其他计量设备。
04/03/2025, 06:36 AM UTC
安全远程医疗参考设计Reference Design For Secure Telehealth
➀ 本文介绍了一种用于安全远程医疗的参考设计，为构建先进的联网医疗设备提供了强大的框架。
➁ 设计采用了具备蓝牙LE 5.2功能的WBZ350模块，并通过ATECC608C加密协处理器增强了安全性。
➂ 该设计支持多种连接选项，包括AWS或Azure云连接，还集成了生物信号和温度传感器以实现准确的健康监测。
04/02/2025, 12:46 PM UTC
2025年4月《电子产品世界》杂志April 2025 Issue Of Electronics For You
➀ 封面故事：量子芯片——量子计算领域的最新进展。
➁ 未来：人工智能如何改变日常生活。
➂ 战略：全球芯片竞赛格局转变，印度迎来高光时刻？
04/01/2025, 12:17 PM UTC
利用CNF@CTAB-MXene/PTFE Janus膜进行水净化和能源生成Water Purification and Energy Generation Using a CNF@CTAB-MXene/PTFE Janus Membrane
➀ 最近的一项研究介绍了一种用于水净化和能源生成的Janus膜，旨在解决水资源短缺和能源需求问题；
➁ 该膜使用纤维素纳米纤维（CNF）和经过改性的MXene，以提高较长时间内的性能；
➂ 与传统膜相比，Janus膜表现出更好的性能，实现了高蒸发速率和光热转换效率，并有效防止盐沉积。
04/01/2025, 09:25 AM UTC
可编程100V高电流调节器参考设计Programmable 100V High-Current Regulator Refrence Design
➀ 本文介绍了德州仪器（TI）推出的可编程100V高电流调节器参考设计TIDA-01371，支持±2.5V到±100V的输出电压范围，并适用于剪切波成像和弹性成像等专业成像应用。
➁ 设计包含浮动跟踪调节器、低噪声LDO稳压器以及利用低RDS(ON)功率MOSFET的电流共享方案，通过DAC生成的控制信号实现可编程输出电压。
➂ 该参考设计可用于医疗超声扫描仪、声纳成像设备及无损检测系统。TI为该设计提供了完整的文档资料，包括物料清单（BOM）、原理图和PCB布局等。
04/01/2025, 12:26 AM UTC
Synopsys webinar详解高级AI芯片的IP需求A Synopsys Webinar Detailing IP Requirements for Advanced AI Chips
➀ 本研讨会讨论了生成式AI对技术演化和计算能力需求上升的影响。
➁ 它涵盖了更大计算芯片、多芯片系统、先进封装和内存架构的趋势。
➂ 详细探讨了如芯片间通信、定制HBM和3D堆叠等关键技术。
