设计工艺协同优化（DTCO）加速埃米级工艺技术的上市准备
05/28/2025, 05:00 PM UTC
设计工艺协同优化（DTCO）加速埃米级工艺技术的上市准备Design-Technology Co-Optimization (DTCO) Accelerates Market Readiness of Angstrom-Scale Process Technologies
➀ 设计工艺协同优化（DTCO）已从被动调整发展为预测性策略，助力工艺与设计的并行开发，如新思科技与英特尔在18A工艺上的合作；
➁ 通过优化英特尔的RibbonFET晶体管架构和PowerVia背面供电技术，设计效率和能效显著提升；
➂ 新思科技提出PICO框架，覆盖工艺、IP、EDA工具的全面协同优化，确保埃米级节点的快速、低风险产品开发。
➀ DTCO has transformed into a predictive strategy enabling co-development of process and design, exemplified by Synopsys' collaboration with Intel on 18A technology;
➁ Key advancements include RibbonFET alignment and PowerVia optimization, boosting design productivity and power efficiency in Intel’s 18A process;
➂ Synopsys’ PICO framework expands DTCO’s scope, ensuring full-stack optimization and enabling faster market readiness through pre-silicon validation.
随着半导体制程进入埃米（Å）时代，设计工艺协 同优化（DTCO）已从早期的被动适配发展为系统化的战略工具。新思科技（Synopsys）与英特尔（Intel）的深度合作验证了DTCO的潜力：双方在Intel 18A工艺节点上提前一年完成测试芯片流片，展示了从工艺建模到工具链验证的闭环协同效果。
这一成果的核心在于DTCO的三大突破：首先，新思科技的设计工具与英特尔的RibbonFET晶体管架构深度整合，大幅缩短时序收敛周期。其次，通过PowerVia背面供电系统的协同优化，IR压降管理和版图重构使能效显著提升。此外，新思科技提出的PICO（Process-IP-Co-Optimization）框架将协同范围扩展至TCAD仿真、IP架构和3DIC封装研究，形成覆盖晶体管到工具的完整开发流程。
值得注意的是，DTCO的「启用就绪周期」确保了英特尔18A工艺在流片前即完成EDA工具验证和IP库认证，使设计团队能够更早开展硅前验证。这种范式转变不仅降低先进制程的开发风险，更为2纳米以下节点的异构集成铺平道路。行业的这一演进表明，埃米级芯片的竞争已从单一工艺突破转向生态系统协同效能。
---
本文由大语言模型（LLM）生成，旨在为读者提供半导体新闻内容的知识扩展（Beta）。
