IP复用引发的冗余逻辑难题：形式验证如何精准“瘦身”芯片设计？
06/23/2025, 01:00 PM UTC
IP复用手术与冗余逻辑问题IP Surgery and the Redundant Logic Problem
➀ IP复用后通过“手术式”修改（如删减功能模块）会产生冗余逻辑，传统验证方法（Lint/覆盖率）难以全面检测；
➁ 裁剪后的设计可能保留冗余电路（如原适配8通道的NoC FIFO尺寸过大），导致面积和功耗浪费，综合工具无法完全优化复杂时序逻辑；
➂ Axiomise推出基于形式验证的自动化工具Footprint，可精准识别冗余逻辑（如FSM无效状态关联电路），实际案例中节省百万门级面积。
➀ IP reuse introduces verification challenges, particularly redundant logic post-modification, requiring tools beyond traditional linting and coverage checks;
➁ Cutting down IP features (e.g., reducing 8-channel subsystems to 4) can leave behind inefficient logic, such as oversized NoC FIFOs, which synthesis struggles to optimize;
➂ Axiomise’s formal-based tool 'Footprint' automates redundant logic detection, enabling area/power savings (e.g., 1M gates) without requiring formal expertise.
在半导体设计中，IP复用已成为行业常态，但针对特定场景的“手术式”修改往往带来意想不到的冗 余逻辑问题。例如将一个8通道子系统缩减为4通道后，原设计的网络互连（NoC）缓冲区尺寸、状态机分支等可能仍按原规模保留，导致面积和功耗的隐形浪费。
传统验证手段如代码静态检查（Lint）和覆盖率分析虽能发现接口错位、信号悬空等表层问题，却难以追踪因功能删减而失效的深层逻辑。以有限状态机（FSM）为例，Lint工具可识别出不可达状态，但不会提示与该状态关联的下游电路是否也应被移除。这类冗余逻辑可能占据百万门级的规模，却因未被激活而在常规验证中“隐形”。
Axiomise公司开发的Footprint工具通过形式验证技术，系统性分析设计变更后所有逻辑的活性（liveness）。该方法不仅定位显性错误，还可自动标记因IP修改形成的冗余电路（如与废弃状态关联的计数器、FIFO控制逻辑等）。某客户应用中，该工具帮助识别并移除了超过100万等效门电路，显著优化芯片面积与功耗。这为设计复用提供了一条高效验证路径——在保留IP核心功能的同时，避免为“历史包袱”付出硅成本。
---
本文由大语言模型（LLM）生成，旨在为读者提供半导体新闻内容的知识扩展（Beta）。
