Defacto在2025年设计自动化大会上的重大发布
06/12/2025, 03:00 PM UTC
Defacto在2025年设计自动化大会上的重大发布Defacto at the 2025 Design Automation Conference
① Defacto发布SoC Compiler 11.0，支持与IP配置工具交互及IP自动连接，可在数分钟内生成仿真与综合就绪的SoC设计，兼容RTL、IP-XACT等多种格式；
② 工具具备物理层感知能力，优化PPA（性能、功耗、面积），并与Arm合作展示了对18,000个实例的复杂设计层级重构，耗时不足1小时；
③ 推出AI助手功能，可自动化生成Tcl/Python脚本，提升设计效率，相关演示将在DAC现场进行。
① Defacto launches SoC Compiler 11.0 with enhanced automation for rapid SoC generation, supporting RTL and IP-XACT formats;
② The tool integrates physical awareness to optimize PPA and collaborates with Arm to demonstrate hierarchy restructuring of an 18,000-instance design in under an hour;
③ AI-driven features include script generation assistance, showcased through live demos at DAC 2025.
芯片设计自动化领域的头部企业Defacto在2025年设计自动化大会（DAC）上宣布推出SoC Compiler 11.0。这一版本标志着SoC集成工具在自动化层面的重大突破：该工具现已支持与IP配置工具的互操作性，并能自动连接IP模块，可 在数分钟内生成完整的SoC设计，且同时支持仿真和逻辑综合流程。其兼容性覆盖RTL（System Verilog/Verilog/VHDL）、IP-XACT、UPF和SDC等格式，能有效处理复杂设计需求。
对于IP-XACT用户而言，Defacto工具提供了全面的迁移支持，涵盖IP封装、查询、静态检查、编辑（基于TGI）及内存映射报告等核心功能，同时保持与原始RTL的强关联性。尤为突出的是，该工具在综合前阶段即引入物理层感知能力，通过设计重构与架构优化，显著提升PPA指标（性能、功耗、面积）。在DAC上，Defacto将与Arm联合展示一项关键技术进展：利用该工具对包含18,000个实例、数百万连接和多层级设计的系统进行重构，耗时不到一小时，这一案例也入选了DAC的“海报角斗士”竞赛单元。
此外，Defacto首次公开了AI驱动的辅助功能。其内置AI助手不仅能指导工具使用，还可协助用户快速生成Tcl和Python脚本，该功能将在展台（1527号）进行实机演示。工具研发团队强调，SoC Compiler 11.0的自动化能力已能实现传统需数周完成的设计迭代，现压缩至数小时级别。Defacto长期服务于全球顶级半导体公司，此次升级进一步巩固了其在复杂SoC设计领域的领导地位。
---
本文由大语言模型（LLM）生成，旨在为读者提供半导体新闻内容的知识扩展（Beta）。
