Agile Analog将携创新模拟IP解决方案亮相2025年DAC大会
06/17/2025, 05:00 PM UTC
Agile Analog将亮相2025年设计自动化大会（DAC）Agile Analog at the 2025 Design Automation Conference #26DAC
➀ Agile Analog将在2025年设计自动化大会（DAC）展示可定制模拟IP解决方案，专注于芯片设计的性能与安全性；
➁ 其抗篡改安全IP提供多层次防护（如电压/时钟攻击），并支持与现有信任根（RoT）方案集成；
➂ Composa™技术实现跨工艺节点（180nm至3nm）模拟IP自动生成，大幅减少工艺迁移时的开发成本与时间。
➀ Agile Analog will showcase its customizable analog IP solutions at DAC 2025, focusing on security and performance for chip designs;
➁ The company's anti-tamper security IP offers multi-layered protection against physical/non-physical attacks and integrates with Root of Trust solutions;
➂ Composa™ technology enables automated IP customization across process nodes (180nm to 3nm), eliminating costly porting efforts.
Agile Analog宣布将再次参展2025年设计自动化大会（DAC），并入驻EE Times小芯片展区（展位号2308）。届时将展示其革命性的可定制模拟IP解决方案，涵盖数据转换、电源管理、芯片监控、安全永续电路等关键领域。
重点展品包 括抗篡改安全IP方案。该技术通过多层防护机制抵御各类物理/非物理攻击（如电压扰动、时钟侧信道攻击），并可与现有信任根（RoT）方案无缝集成，满足最新安全标准要求。演示案例将展示如何通过动态阈值检测和自适应响应模块实现主动防御。
公司独有的Composa™技术成为亮点。该EDA工具支持从180nm到3nm全节点自动生成模拟IP，通过参数化架构实现工艺无关设计。以LDO（低压差稳压器）开发为例，用户仅需输入电压/电流规格，系统即可自动优化晶体管尺寸与补偿网络，PPA（功耗-性能-面积）优化周期缩短70%以上。
技术专家将在现场演示28nm工艺下12位逐次逼近型ADC（模数转换器）的自动布局生成，并解读如何利用PVT（工艺-电压-温度）监控IP提升AI芯片的可靠性。参观者还可预约获取基于台积电N3E工艺的防篡改IP设计白皮书。
---
本文由大语言模型（LLM）生成，旨在为读者提供半导体新闻内容的知识扩展（Beta）。
