Arteris推出多芯片互连解决方案，布局千亿级小芯片市场
06/18/2025, 01:00 PM UTC
Arteris扩展其多芯片支持Arteris Expands Their Multi-Die Support
➀ Arteris推出多芯片互连解决方案，整合NoC IP与Magillem工具，通过UCIe兼容接口解决小芯片设计的通信与内存映射难题；
➁ 全球小芯片市场预计到2033年以76%-95%年复合增长率爆发，主要驱动力来自超大规模计算、汽车电子等高端领域；
➂ Magillem工具链实现系统级分区优化和跨小芯片统一内存映射，已在Rebellions、Tenstorrent等芯片设计公司中应用。
➀ Arteris announces a comprehensive multi-die solution integrating NoC IP, Magillem tools, and UCIe-compatible interfaces to address communication and memory mapping challenges in chiplet-based designs;
➁ The global chiplet market is projected to grow exponentially (76%-95% CAGR) by 2033, driven by hyperscalers, automotive, and advanced computing applications;
➂ New Magillem Connectivity and Registers tools enable critical system partitioning and unified memory mapping across heterogeneous chiplet architectures.
随着半导体行业加速向chiplet架构转型，领先的片上网络（NoC）供应商Arteris日前宣布推出完整的Multi-Die解决方案。该方案将FlexNoC非一致性互连和Ncore一致性互连IP扩展至多芯片封装领域，通过中介层实现芯片间的智能流量管理。
据Arteris市场数据，小芯片市场规模预计在2033年达到1070-3730亿美元（CAGR 76%-95%）。当前市场仅占传统半导体2%，但云端AI服务器、自动驾驶平台等需求将驱动快速增长。其解决方案已获Rebellions、Tenstorrent、Menta等早期客户采用。
技术亮点包括：支持UCIe标准的网关接口单元（GIU），可在网络层实现点对点、Mesh、I/O Hub等多样化互连；Magillem Connectivity工具实现硬件架构虚拟化拆分，允许在RTL阶段模拟不同分区策略；Magillem Registers则提供跨小芯片的统一内存映射管理。两者协同确保从物理实现到软件驱动的全流程一致性。
对于业界关注的跨die延迟问题，Arteris通过NoC层级缓存优化和带宽自适应机制，在台积电CoWoS等先进封装平台上验证了微米级互连效率。随着Chiplet逐步渗透消费级市场，这一技术路线或将重塑未来计算架构。
---
本文由大语言模型（LLM）生成，旨在为读者提供半导体新闻内容的知识扩展（Beta）。
