随着生成式AI的兴起，对先进设计所需的计算能力产生了巨大影响。这种需求在过去五到六年间增长了超过10000倍。这种增加的需求影响了整个SoC设计流程。现在，我们面临着超越每芯片超过1000亿个晶体管的挑战，系统现在由许多芯片组成，封装非常复杂。

在Synopsys最近举办的网络研讨会上，专家们探讨了这些趋势，并提出了应对GenAI持续需求的优秀策略。以下是研讨会中讨论的一些主题：

关于演讲者

网络研讨会由Manuel Mota博士主讲，他是Synopsys的高级产品经理，负责晶圆到晶圆接口IP产品线。Manuel在Synopsys工作了超过15年。在此之前，他在MIPS Technologies和Chipidea担任领导职务。他最初在CERN（欧洲核子研究组织）从事高能物理实验的微电子研究。

关于网络研讨会

Manuel首先概述了生成式AI对技术演化的影响，并分享了关于当前趋势的许多见解。数据相当有说服力。以下是一些讨论的许多项目之一：

更大的计算芯片、从单芯片到多芯片、计算芯片的先进节点、先进的封装、RDL互连芯片跨越多个光刻版、2D/2.5D到3D/3.5D、内存架构、cHBM、内存堆叠、芯片间带宽增加、16G -> 32G -> 64Gbps/pin。

然后，Manuel讨论了专注于更高计算性能的SoC架构，包括中央I/O中心、同质化、cHBM扩展和3D堆叠。然后，他深入探讨了三种有望为多芯片设计提供所需性能的关键技术。

1) 芯片间通信：40/64G速度可以提供4倍的带宽优势。Manuel讨论了推动芯片间通信增加的标准，UCIe是其中的关键驱动因素，他花了些时间解释了各种UCIe版本以及其优势和挑战。

2) 定制HBM：这种方法可以提供2倍的内存带宽优势以及更多的灵活性。Manuel讨论了通过基片上的逻辑工艺实现的定制HBM的一些细节，以及这如何为新型高效的SoC内存架构开辟道路。

3) 3D堆叠：在这里可以实现高达80%的功耗节省，这种方法提供了更高的集成度、更短的走线以及更紧凑的形态。3D堆叠显然正在推动下一代高性能SoC的发展。

网络研讨会以一个由观众提问的信息丰富、互动的问答环节结束。

要了解更多信息，似乎每个设计团队都在感受到先进AI技术对功率、性能和成本的需求。如果您正在考虑多芯片方法，那么这次网络研讨会是必看的活动。Dr. Manuel Mota拥有这种设计风格的深厚经验，并且他出色地分享了想法和技术方法。您将学到一些新东西。您可以在此处访问网络研讨会的回放。