揭秘DRAM边缘最小间距金属的拼接多图案技术
04/08/2025, 01:00 PM UTC
DRAM边缘最小间距金属的拼接多图案技术Stitched Multi-Patterning for Minimum Pitch Metal in DRAM Periphery
➀ 在DRAM芯片中，存储阵列密集排列，但阵列外部则失去了规律性。
➁ 通过布局分割实现的双图案拼接可以达到间距均匀。
➂ 对于低于40 nm的最小间距，可以使用三重图案，四重图案可能被三重图案所取代。
➀ In a DRAM chip, memory arrays are densely packed but lose regularity outside the array.
➁ Pitch uniformity can be achieved through layout splitting for double patterning with stitching.
➂ Triple patterning may be used for minimum pitches below 40 nm, and quadruple patterning may be replaced by triple patterning.
在DRAM芯片的设计中，存储阵列的部分由于需要高密度的存储单元排列，因此呈现出密集的布局。然而，在阵列外部，尤其是在像感放大器（SA）和子字线驱动器（SWD）电路这样的外围区域，这种排列的规律性就会丧失。在这些区域，金属线的间距可能会因为各种因素而变得不均匀。
为了解决这一问题，工程师们采用了拼接多图案技术。这种技术通过将布局分割成交替颜色的条纹，每个颜色对 应一次曝光，来实现单次曝光内的间距均匀。这种分割布局的方式确保了特征可以在条纹边界处正确拼接。
对于最小间距超过40 nm的情况，双图案拼接已经足够。当最小间距低于这个值时，可以使用三重图案，作为一种替代方案，尤其是在使用ArF浸没式光刻技术时。至于最小线间距低于40 nm的情况，虽然过去曾建议使用四重图案，但现在三重图案已经足够。
拼接多图案技术在DRAM外围金属图案制作中已经成为了标准方法，预计在未来的中位纳米级DRAM节点中仍将保持这一地位。
---
本文由大语言模型（LLM）生成，旨在为读者提供半导体新闻内容的知识扩展（Beta）。
