Recent #verification news in the semiconductor industry
03/31/2025, 01:00 PM UTC
模拟验证的重大进展An Important Advance in Analog Verification
➀ 慧荣科技的发现平台利用机器学习创建代理模型，实现快速电路设计探索，无需完整SPICE模拟。
➁ 该平台目标准确率达到90%，允许快速迭代，同时保留最终确认时进行完整准确性的选项。
➂ 慧荣科技正在与Cadence合作开发Spectre，并计划开发Verilog-A模型，这将显著增强模拟-数字设计验证。
03/13/2025, 01:00 PM UTC
西门子深化其在验证领域的AI应用故事Siemens Fleshes out More of their AI in Verification Story
➀ 西门子EDA在AI方面的深度，包括1400名AI专家和近4000项专利；
➁ 随着芯片复杂性的增加，行业预计到本世纪末将短缺27,000名专家设计师；
➂ 西门子利用三种类型的AI在验证领域：基于无监督学习的分析型AI、基于机器学习和统计分析的预测型AI，以及基于大型语言模型的生成/代理支持型AI。
03/10/2025, 01:00 PM UTC
加速物理设计验证：针对AMS设计的Calibre Pattern Matching工具Speeding Up Physical Design Verification for AMS Designs
➀ 本文探讨了定制和模拟/混合信号集成电路设计在物理设计验证方面所面临的挑战。
➁ 介绍了西门子的Calibre Pattern Matching工具，该工具用于早期物理验证。
➂ 该工具允许进行交互式对称性检查和早期IP放置验证，缩短设计时间并提高质量。
02/25/2025, 02:00 PM UTC
Synopsys 扩展硬件辅助验证组合以应对不断增长的芯片复杂性Synopsys Expands Hardware-Assisted Verification Portfolio to Address Growing Chip Complexity
➀ Synopsys 扩展了其硬件辅助验证（HAV）组合，以应对芯片设计的日益复杂性。
➁ 新解决方案旨在加速半导体设计和系统验证。
➂ 关键产品包括下一代硬件引擎 ZeBu-200 和 HAPS-200，提供显著的性能提升。
02/21/2025, 02:00 PM UTC
Alpha Design AI 创始人王威廉博士CEO访谈纪要CEO Interview with Dr. William Wang of Alpha Design AI
➀ Alpha Design AI 通过其旗舰产品 ChipAgents，正在革新芯片设计和验证流程，该工具利用生成式AI自动化调试和验证过程。
➁ 该公司由CEO兼创始人王威廉博士领导，他同时也是加州大学圣塔芭芭拉分校的教授。
➂ ChipAgents 通过与现有EDA工具集成，解决行业挑战，并显著缩短设计周期。
12/18/2024, 06:00 PM UTC
重置域交叉（RDC）挑战解析Reset Domain Crossing (RDC) Challenges
➀ 现代集成电路设计中，多时钟和异步复位带来的复杂性使得复位逻辑比早期的单时钟设计更为复杂；➁ 重置域交叉（RDC）工具，如Questa RDC，通过对复位逻辑进行静态验证，识别出诸如毛刺和亚稳态等问题；➂ 西门子的Questa RDC在识别结构化和高级复位树问题方面非常有效，确保在tapeout之前保持逻辑完整性。11/25/2024, 02:00 PM UTC
Cadence在汽车领域描绘广阔的蓝图Cadence Paints a Broad Canvas in Automotive
➀ Cadence推出一系列关于汽车设计趋势和挑战的网络研讨会；➁ 预计汽车半导体市场到2029年将以11%的复合年增长率增长；➂ 汽车OEM和一级供应商正朝着垂直整合的趋势发展。11/18/2024, 06:00 PM UTC
在UVM代码中处理反对意见Handling Objections in UVM Code
➀ 本文讨论了在UVM代码中使用反对意见进行同步。 ➁ 提供了使用uvm_objection的效率示例和替代方法。 ➂ 强调了避免过度使用反对意见以避免减慢仿真速度的重要性。11/07/2024, 06:00 PM UTC
RISC-V 验证要求、标准化和基础设施的演变Changing RISC-V Verification Requirements, Standardization, Infrastructure
➀ 随着RISC-V架构的普及，其验证要求的演变；➁ 标准化和基础设施在支持RISC-V增长中的作用；➂ 开源功能验证在RISC-V中面临的挑战和机遇。10/24/2024, 05:00 PM UTC
RISC-V与开源功能验证挑战The RISC-V and Open-Source Functional Verification Challenge
➀ RISC-V与开源功能验证挑战探讨了RISC-V和ARM核心验证过程的差异。 ➁ 讨论了选择可靠IP供应商的重要性以及软件支持对验证的影响。 ➂ 强调了RISC-V配置文件在简化验证和实现软件兼容性方面的作用。09/26/2024, 05:00 PM UTC
利用高级数据分析自动化重置域跨越（RDC）验证Automating Reset Domain Crossing (RDC) Verification with Advanced Data Analytics
➀ 随着SoC设计复杂性的增加，RDC验证变得更具挑战性；➁ 数据分析技术可以自动化RDC验证，减少手动分析并提高效率；➂ 案例研究显示，通过数据驱动分析显著减少了RDC违规。06/24/2024, 05:00 PM UTC
系统VIP与PSS的关系：从核心技术到应用解决方案System VIPs are to PSS as Apps are to Formal
1、文章讨论了系统VIP与PSS（便携式激励标准）之间的关系，强调了对于系统验证而言，需要可扩展的、即开即用的解决方案。2、文中解释了尽管PSS是定义系统级测试的强大工具，但对于非专家来说，对更简化的系统VIP解决方案的需求日益增长。3、文章还概述了系统VIP的基本要求和功能，强调了它们在生成流量和监控缓存一致性等系统级行为方面的作用。06/06/2024, 05:00 PM UTC
高级半导体IC的3DIC验证方法3DIC Verification Methodologies for Advanced Semiconductor ICs
05/29/2024, 01:00 PM UTC
使用 LLM 实现故障定位Using LLMs for Fault Localization. Innovation in Verification
