Cadence：AI驱动芯片设计工具助力性能提升，无需迁移新工艺节点
11/01/2024, 10:46 PM UTC
Cadence：AI驱动芯片设计工具带来性能提升，无需迁移到新工艺节点Cadence says its AI-driven chip design tools provide a process node's worth of performance gain, but without moving forward to a new node
➀ Cadence的AI驱动芯片设计工具能提供相当于工艺节点升级的性能提升；➁ AI工具提供了显著的PPA改进和生产效率提升；➂ Cadence将自身的解决方案应用于内部，以增强其Palladium处理器的性能。➀ Cadence's AI-driven chip design tools offer performance gains equivalent to a process node upgrade; ➁ AI tools provide significant PPA improvements and productivity boosts; ➂ Cadence applies its own solutions internally to enhance its Palladium processors.
Cadence公司近日表示，其AI辅助的芯片设计工具能够提供类似于下一代工艺节点过渡的性能和密度提升，而无需迁移到新的节点。
Cadence首席执行官Anirudh Devgan提到，这些工具带来了强大的性能、功耗和面积（PPA）改进，这是芯片制造商（以及成本）最重要的指标，他还提到了生产力的显著提高，以及公司自身定制处理器的例子。
Devgan在公司的收益电话会议中提到，客户通常看到PPA的5%到20%的改善，这是非常显著的。
现代工艺技术在节点间提供了相当有限的性能和晶体管密度扩展。与台积电的N5（5nm级工艺技术）相比，其N3（3nm级节点）提供了10%到15%的性能提升，台积电承诺N2与N3相比将提供类似增强。因此，仅使用一套AI优化工具就能获得高达20%的性能提升，这是一项非常显著的成就，类似于向新节点的迈进。
Cadence以其电子设计自动化（EDA）、仿真和芯片开发原型软件而闻名，但并非所有人都知道，该公司还设计了自己的Palladium处理器，这些处理器是由台积电制造的复杂芯片之一，用于加速仿真工作负载。从竞争力和成本的角度来看，提高这些Palladium处理器的性能和晶体管密度对于Cadence至关重要。因此，该公司使用自己的工具来优化这些处理器的设计，并从中获得这些好处。
---
本文由大语言模型（LLM）生成，旨在为读者提供半导体新闻内容的知识扩展（Beta）。
