台积电战略大揭秘：AI时代如何用「客制化制程」继续称霸芯片业？
05/01/2025, 11:36 AM UTC
台积电高级副总裁Kevin Zhang畅谈制程技术发展与客户需求演变：专访TSMC SVP Kevin Zhang opens up on process technology development & evolving demands: Interview
➀ 台积电通过定制化先进制程（如N3P、A16）和先进封装技术，满足AI/HPC与消费电子客户的分化需求；
➁ 技术路线聚焦晶体管微缩、背面供电优化与多芯片集成，A16（2026年）和A14（2028年）将专攻数据中心；
➂ 尽管晶体管密度提升放缓（每代7-10%），但通过Super Power Rail和3D封装等创新，仍保持每代30%的能效提升。
➀ TSMC adapts to diverse client needs by offering segment-specific leading-edge nodes (e.g., N3P, A16) and advanced packaging solutions for AI/HPC and consumer devices;
➁ The foundry's roadmap focuses on three directions: transistor scaling, backside power delivery optimization, and multi-die integration, with A16 (2026) and A14 (2028) targeting data centers;
➂ Despite slowing transistor density gains (7-10% per node), TSMC maintains 30% power efficiency improvements per generation, leveraging innovations like Super Power Rail and 3D packaging.
在半导体行业风云变幻的当下，台积电高级副总裁Kevin Zhang近日接受专访，首度披露了这家芯片代工巨头的技术演进路线。面对AI引发的算力革命，台积电正从「通用代工」转向「客制化制程」的新战略。
「过去智能手机驱动制程迭代，如今AI芯片正在改写游戏规则。」Zhang指出，数据中心处理器即将成为3nm/2nm节点的最大用户。为此，台积电将技术路线拆分为三条赛道：为手机/PC优化能效的N3P/N2节点、为AI芯片配备背面供电的A16/A14节点，以及面向多芯片封装的3DFabric技术矩阵。有趣的是，即便同属2nm世代，面向数据中心的A16与消费电子的A14将采用截然不同的供电架构。
针对「摩尔定律终结」的质疑，Zhang给出了有力回应：通过Super Power Rail等创新，台积电仍能保持每代30%的能效提升。以2028年量产的A14节点为例，其晶体管密度将比前代提升7-10%，而专为千瓦级AI芯片设计的背面供电网络，可降低20%的线路损耗。更值得关注的是，台积电首次在先进节点引入「成本优化版」（如N3C），通过工艺微调为客户节省10%的制造成本。
在封装技术方面，CoWoS先进封装产能今年已扩大两倍，未来还将推出5倍甚至9倍光罩尺寸的晶圆级集成方案。Zhang透露，除特斯拉Dojo等先行者外，越来越多客户正在探索用「芯片堆叠」突破算力极限。这场AI驱动的芯片革命，正让台积电从代工厂蜕变为「系统级解决方案提供商」。
---
本文由大语言模型（LLM）生成，旨在为读者提供半导体新闻内容的知识扩展（Beta）。
